Els desafiaments de xifres s’enfronten a la llei de Moore

Cada pocs anys hi ha històries sobre com mor la Llei de Moore, el concepte que el nombre de transistors en una àrea determinada es duplica cada dos anys més o menys. Aquestes històries han estat durant dècades, però seguim veient nous xips amb més transistors cada pocs anys, pràcticament.

Per exemple, al febrer Intel va introduir un xip de transistor de 4, 3 bilions anomenat Xeon E7v2 o Ivytown en una matriu de 541 mil·límetres quadrats mitjançant el seu procés de 22nm. Fa una dècada, Xeon d’alta gamma d’Intel, conegut com Gallatin, era un xip de 130 nm amb 82 milions de transistors en un model de 555 mil·límetres quadrats. Això no és el pas de doblar cada dos anys, però està a prop.

Per descomptat, això no significa que continuï funcionant per sempre i, de fet, la fabricació de xips està experimentant alguns grans canvis que afecten tant la fabricació com el disseny de xips, i tots aquests tindran impactes duradors en els usuaris.

Evidentment, fa temps que queda clar que les velocitats del rellotge no són cada cop més ràpides. Després de tot, Intel va introduir els xips Pentium el 2004, que es van situar en 3, 6 GHz; Actualment, Core i7 de gamma alta de la companyia funciona a 3, 5 GHz amb una velocitat turbo màxima de 3, 9 GHz. (Per descomptat, hi ha algunes persones que overclock, però sempre ha estat així.)

En lloc d'això, els dissenyadors van reaccionar afegint més nuclis als xips i augmentant l'eficiència de cada nucli individual. Avui, fins i tot el xip de gamma més baixa que podeu obtenir per a un escriptori o un ordinador portàtil és un xip de doble nucli, i les versions de quatre nuclis són habituals. Fins i tot als telèfons, ara veiem moltes parts quad-core i fins i tot octa-core.

És excel·lent per executar diverses aplicacions al mateix temps (tasques múltiples) o per a aplicacions que realment poden aprofitar diversos nuclis i fils, però la majoria de les aplicacions encara no ho fan. Els desenvolupadors (especialment aquells que creen eines per a desenvolupadors) han dedicat molt de temps a fer que les seves aplicacions funcionin millor amb diversos nuclis, però encara hi ha moltes aplicacions que depenen principalment del rendiment d'un sol fil.

A més, els desenvolupadors de processadors estan incorporant molts més nuclis gràfics i altres nuclis especialitzats (com els que codifiquen o descodifiquen vídeo, o xifren o desxifren dades) dins d’un processador d’aplicacions, en la qual cosa bona part de la indústria ha anomenat processament heterogeni. AMD, Qualcomm i MediaTek han impulsat aquest concepte, cosa que té molt sentit en algunes coses. Sens dubte ajuda a la integració, cosa que fa que els xips siguin més petits i amb menys potència; i sembla tenir un sentit perfecte en els processadors mòbils, com ara l'enfocament gran.LITTLE que ARM ha adoptat en combinar nuclis més potents però amb més potència amb aquells que només agafen una mica de potència. Per a molts de nosaltres, és molt important aconseguir xips que utilitzin menys potència per a les mateixes prestacions, i per tant dispositius mòbils que tinguin més temps de càrrega de bateria.

L’ús d’un gran nombre de nuclis (ja siguin nuclis gràfics o nuclis x86 especialitzats) té certament un gran impacte en la informàtica d’alt rendiment, on coses com les tauletes Tesla de Nvidia o Xeon Phi d’Intel (Knight’s Corner) tenen un impacte enorme. De fet, la majoria dels millors supercomputadors utilitzen avui un d’aquests enfocaments. Però encara funciona per a determinats tipus d’usos, principalment per a aplicacions principalment per a aplicacions que utilitzin comandes SIMD (instrucció única, múltiples dades). Per altres coses, aquest enfocament no funciona.

I no és només que els xips no puguin funcionar més de pressa. Des del punt de fabricació, hi ha altres obstacles per posar més transistors a la matriu. Durant l’última dècada, hem vist tota mena de noves tècniques per a la fabricació d’encenalls, passant de la barreja tradicional de silici, oxigen i alumini cap a noves tècniques com el “silici tensat” (on els enginyers estenen els àtoms de silici), substituint el portes amb materials de reixeta de metall K / alts, i més recentment passant de portes planes tradicionals cap a portes 3-D conegudes com a FinFETs o "TriGate" en parla Intel. Totes les primeres tècniques són ara utilitzades per tots els fabricants de xips avançats, i les fundicions preveuen introduir FinFETs el proper any més o menys, després de la introducció d'Intel de 2012.

Una alternativa s'anomena FD-SOI (silici sobre aïllant completament esgotat), una tècnica que la microelectrònica ST ha impulsat en particular, que utilitza una fina capa aïllant entre el substrat de silici i el canal per proporcionar un millor control elèctric de petits transistors, a teoria proporcionant un millor rendiment i menor potència. Però, fins ara, no sembla gairebé tenir l’impuls dels grans fabricants que tenen els FinFETs.

Últimament, Intel ha fet una gran quantitat d’experiència en la fabricació de xips i, efectivament, ha començat a enviar la producció de volum dels microprocessadors Core en el seu procés de 22nm amb la tecnologia TriGate fa uns dos anys i preveu enviar productes de 14 milions en la segona meitat. d’aquest any. Mentrestant, les grans ferreries de xips tenen previst produir un volum de 20nm en volum a finals d’aquest any mitjançant transistors plans tradicionals, amb productes de 14 o 16nm amb FinFETs previstes per a l’any vinent.

Intel ha mostrat diapositives que mostren la distància que queda per la densitat de xip, com aquesta des del dia de l'analista:

Però les fundacions no estan d’acord. A continuació, es mostra una presentació de la trucada més recent dels inversors de TSMC, que diu que pot tancar el desfasament l'any que ve.

Evidentment, només el temps ho dirà.

Mentrestant, l'obtenció de tamanys més petits és més difícil amb les eines tradicionals de litografia que s'utilitzen per gravar les línies al xip de silici. La litografia d’immersió, que la indústria fa servir des de fa anys, ha arribat al seu límit, de manera que els venedors estan recorrent a “doble patró” o encara més passades per obtenir unes dimensions més fines. Tot i que recentment hem avançat una mica, el temps tan esperat cap a una litografia ultraviolada extrema (EUV), que hauria d’oferir un control més fi, resta a pocs anys.

Coses com FinFETs i patrons múltiples ajuden a fer la propera generació de xips, però a costos creixents. De fet, diversos analistes afirmen que el cost per transistor de producció a 20mn no pot suposar una millora del cost a 28nm, a causa de la necessitat de la doble configuració. I probablement noves estructures com FinFETs també seran més cares, almenys al principi.

Com a resultat, molts fabricants de xips estan estudiant mètodes encara més exòtics per millorar la densitat, fins i tot si les tècniques tradicionals de la Llei de Moore no funcionen.

La memòria flash NAND utilitza la tecnologia de processos més avançada, per la qual cosa ja s'està solucionant problemes greus amb l'escalació horitzontal convencional. La solució és crear cadenes verticals NAND. Les cèl·lules de memòria individuals no es faran més reduïdes, però perquè pugueu apilar-les tantes les unes sobre les altres, totes al mateix substrat, obteniu una densitat molt més gran en la mateixa petjada. Per exemple, un xip 3D NAND de 16 capes fabricat en un procés de 40nm seria aproximadament equivalent a un xip ND 2D convencional realitzat en un procés de 10 nm (el procés més avançat que s’utilitza ara és 16nm). Samsung diu que ja fabrica el seu V-NAND (Vertical-NAND), i que Toshiba i SanDisk seguiran amb el que anomenen p-BiCS. Micron i SK Hynix també desenvolupen 3D NAND, però semblen estar enfocats a l'estàndard 2D NAND per als propers dos anys.

Tingueu en compte que això no és el mateix que les piles en xip 3D. La memòria DRAM també està colpejant una paret de escala, però té una arquitectura diferent que requereix un transistor i un condensador a cada cel·la. La solució aquí és apilar diversos xips de memòria DRAM fabricats els uns dels altres, perforar forats a través dels substrats i, després, connectar-los mitjançant una tecnologia anomenada via silici-vias (TSVs). El resultat final és el mateix –densitat més alta en una petjada menor–, però es tracta més d’un procés d’embalatge avançat que d’un procés de fabricació nou. La indústria té previst utilitzar aquesta mateixa tècnica per apilar memòria a sobre de la lògica, no només per retallar la petjada, sinó també per millorar el rendiment i reduir la potència. Una de les solucions que ha cridat molt l'atenció és el híbrid de memòria de Micron. Finalment, l’apilament de xips 3D es podria utilitzar per crear xips mòbils potents que combinen CPU, memòria, sensors i altres components en un sol paquet, però encara hi ha molts problemes per resoldre amb la fabricació, la prova i el funcionament d’aquests anomenats heterogenis. Piles 3D.

Però és la propera generació de tècniques de les que han parlat els fabricants de xip que semblen molt més exòtiques. A les conferències de xip, se sent molt sobre el muntatge de direcció directa (DSA), en què els nous materials es combinaran en el patró de transistor bàsic, almenys per a una capa de xip. Sembla una mica a la ciència ficció, però conec diversos investigadors que creuen que realment no està gaire lluny.

Mentrestant, altres investigadors busquen una classe de nous materials: coneguts com a semiconductors III-V en estils de fabricació més tradicionals; mentre que altres estudien diferents estructures de semiconductors per complementar o substituir FinFETs, com els nanofils.

Un altre mètode per reduir costos és fer transistors en una oblia més gran. La indústria ha passat per aquestes transicions abans de passar de hòsties de 200 mm a hòsties de 300 mm (aproximadament 12 polzades de diàmetre) fa una dècada. Ara es parla molt de passar a hòsties de 450 mm, amb la majoria dels grans fabricants d’hòsties i els proveïdors d’eines creant un consorci per mirar les tecnologies necessàries. Aquesta transició hauria de reduir els costos de fabricació, però comportarà un cost de capital elevat, ja que requerirà noves fàbriques i una nova generació d’eines de fabricació de xips. Intel té una planta a Arizona que seria capaç de produir 450 mm, però ha retardat la comanda d’eines, i molts dels venedors d’eines també retarden les seves ofertes, cosa que fa que la primera producció real d’hòsties de 450mm no sigui fins El 2019 o el 2020 més aviat.

Tot sembla ser cada cop més difícil i més car. Però aquest ha estat el cas de la fabricació de semiconductors des del començament. La gran pregunta és sempre si la millora del rendiment i la densitat addicional valdran el cost addicional de fabricació.

ISSCC: ampliació de la llei de Moore

L'ampliació de la llei de Moore va ser un tema clau a la conferència de Circuits Internacionals de l'Estat Solidari (ISSCC) del mes passat. Mark Horowitz, professor de la Universitat de Stanford i fundador de Rambus, va assenyalar que la raó per la qual hem de fer informàtica en tot el que és actual és que la informàtica es va tornar barata, a causa de la llei de Moore i de les regles de Dennard sobre escala. Això ha fet que les expectatives siguin cada cop més barates, menors i més potents. (Stanford va representar el rendiment dels processadors al llarg del temps a cpudb.stanford.edu).

Però va assenyalar que la freqüència de rellotge dels microprocessadors va deixar de canviar-se al voltant del 2005 perquè la densitat de potència es va convertir en un problema. Els enginyers van assolir un límit de potència real, ja que no podien fer les patates fregides, de manera que ara tots els sistemes informàtics estan limitats a la potència. Segons va assenyalar, l'escalat d'energia - el voltatge d'alimentació elèctrica - canvia molt lentament.

La primera inclinació del sector per resoldre aquest problema és canviar de tecnologia. "Malauradament, no sóc optimista que anem a buscar una tecnologia per substituir el CMOS per la informàtica", va dir, tant per problemes tècnics com econòmics. L’única manera d’aconseguir que les operacions per segon augmentin, per tant, és disminuir l’energia per operació, va dir, suggerint que és per això que tothom té actualment processadors multi-core, fins i tot als seus telèfons mòbils. Però el problema és que no podeu seguir afegint nuclis perquè arribeu ràpidament a un punt de disminució dels rendiments en termes d’energia de rendiment i zona de morir. Els dissenyadors de CPU en saben d’això des de fa temps i optimitzen les CPU des de fa temps.

Horowitz va dir que no ens hem d’oblidar de l’energia que utilitza la memòria. En la seva presentació, va mostrar la descomposició d'energia per a un processador actual, no identificat de 8 nuclis, en què els nuclis de CPU utilitzaven aproximadament el 50 per cent de l'energia i la memòria en actiu (memòria cau L1, L2 i L3) utilitzava els altres 50 per cent.. Ni tan sols inclou la memòria externa del sistema DRAM, que podria acabar sent el 25 per cent de més del consum total d'energia del sistema.

Molta gent parla d’utilitzar maquinari especialitzat (com ASICs), que pot ser mil vegades millor en termes d’energia per operació en comparació amb una CPU de propòsit general. Però, com va assenyalar Horowitz, l'eficiència aquí ve en part perquè s'utilitza per a aplicacions específiques (com ara processament de mòdem, processament d'imatges, compressió de vídeo i descompressió) que bàsicament no accedeixen gaire a la memòria. Per això s’ajuda tant a l’energia: no es tracta tant del maquinari, sinó de traslladar l’algoritme a un espai molt més restringit.

La mala notícia és que això significa que les aplicacions que podeu crear estan restringides. La bona notícia és que és possible que pugueu construir un motor més general que pugui gestionar aquest tipus d'aplicacions amb "alta localitat", el que significa que no necessiten accedir a la memòria. Es refereix a això com el Model de computació localment elevat i a les "aplicacions de plantilla" que es poden executar. Per descomptat, això requereix un nou model de programació. Stanford ha desenvolupat un llenguatge específic del domini, un compilador que pot crear aquestes aplicacions de plantilla i executar-les en FPGAs i ASICs.

A la conferència ISSCC, Ming-Kai Tsai, president i conseller delegat de MediaTek, va dir que des de principis dels anys 90 la gent ha preguntat quant durarà la Llei de Moore. Però, com va dir Gordon Moore a l'ISCC el 2003, "Cap exponencial és per sempre. Però podem endarrerir-la per sempre". Va dir que la indústria ha fet un gran treball sostenint la Llei de Moore més o menys, va dir. El cost del transistor ha continuat la seva davallada històrica. Pel cost de 100 grams d’arròs (uns 10 cèntims), podríeu comprar només 100 transistors el 1980, però el 2013 podríeu comprar 5 milions de transistors.

Tsai va dir que els dispositius mòbils han arribat a un sostre perquè els processadors no poden funcionar eficientment a velocitats superiors als 3 GHz i perquè la tecnologia de la bateria no ha millorat gaire. MediaTek ha estat treballant en aquest problema utilitzant CPU multicore i heterogeni multiprocessament (HMP). Va dir que la companyia va introduir el primer processador HMP de 8 nuclis veritable el 2013 i, a principis d’aquesta setmana, va anunciar un processador de 4 nuclis que utilitzava la seva tecnologia PTP (Performance, Thermal and Power) per augmentar encara més el rendiment i reduir la potència. També va parlar sobre el ràpid progrés de la connectivitat. Va dir que moltes aplicacions mòbils que abans eren impossibles són ara viables a causa d’aquestes millores en les xarxes WLAN i WWAN.

MediaTek treballa en diferents tecnologies per a "Cloud 2.0", incloent solucions de càrrega sense fils, el SoC "Aster" per a usables (només medeixen 5, 4 x 6, 6 mil·límetres) i sistemes heterogenis com a part de la fundació HSA. El núvol 2.0, segons Tsai, estarà caracteritzat per molts més dispositius -en particularment els usables- amb molt més ràdios; més de 100 ràdios per persona per a l'any 2030.

Tsai va dir que els grans reptes per a Cloud 2.0 seran l’energia i l’ample de banda. El primer requerirà innovadors sistemes integrats, solucions de maquinari i programari; millor tecnologia de la bateria; i alguna forma de recol·lecció d'energia. El segon requerirà un ús més eficient de l’espectre disponible, xarxes adaptatives i una connectivitat més fiable.

Tot el que passi amb la fabricació de xips, és segur que derivaran a noves aplicacions i noves decisions a les que s’enfronten els fabricants de xips, els dissenyadors de productes i, en definitiva, els usuaris finals.