Intel veu el camí per estendre la llei de Moore a 7nm

Tot i que va donar molt pocs detalls sobre els seus plans de producció futurs, Intel va utilitzar la reunió d’inversors de la setmana passada per refermar la importància que té en compte la Llei de Moore, la declaració del cofundador Gordon Moore que la densitat del xip es duplicarà cada dos anys. La companyia va parlar de com el seu procés de producció de 14nm, que ara s’utilitza per al seu Core M i les pròximes línies més àmplies de Broadwell, va mostrar un valor d’ampliació de tota una generació i va dir que esperava una reducció similar dels futurs nodes de 10 i 7nm, tot i augmentar les despeses de capital necessàries en cada node.

El conseller delegat Brian Krzanich va començar la reunió parlant de com Moore’s Law assolirà el 50è aniversari l’any vinent i va dir que continua sent un dels requisits estratègics clau per a l’empresa. "És la nostra tasca seguir endavant el màxim temps possible", va dir.

Però recaigué principalment en Bill Holt (anterior), director general del grup de tecnologia i gestió, per explicar com arribarà l'empresa.

Holt va assenyalar els problemes que Intel ha tingut a l’hora d’ampliar la tecnologia 14nm, assenyalant que es va trigar més de 2, 5 anys a obtenir el procés 14nm amb un bon rendiment, en lloc de la cadència normal de dos anys. Actualment, el rendiment de 14nm encara no és tan bo com la companyia arriba a 22nm, però es troba "en un rang saludable" i comença a convergir amb el procés anterior, que va dir que era el procés amb més rendiments d'Intel mai. Com a resultat, va dir, els costos de fabricació d'aquestes peces són una mica més alts al quart trimestre, cosa que afectarà els marges a principis de l'any que ve, però esperava que canviés posteriorment el 2015. "La veritable reducció de costos segueix sent possible en un entorn intensiu en capital. ", Va dir Holt.

Després d'algunes de les presentacions que vaig veure a l'Intel Developer Forum fa un parell de mesos, Holt va explicar per què el node 14nm era un veritable retracte, fins i tot quan va acceptar que la nomenclatura 14nm era essencialment sense sentit. "No hi ha res sobre això", va dir.

Però, en comparació amb el seu predecessor Haswell de 22nm, el graó entre les aletes del disseny FinFET es va reduir a 0, 70x (que va assenyalar que era l'objectiu, ja que una reducció del 30 per cent en cada dimensió donaria lloc a la meitat completa de l'àrea d'un morint, suposant que tingués el mateix nombre de transistors), però que el pas de la porta només es va reduir fins a 0, 78x. Però, va assenyalar, el to d’interconnexió es va ampliar més del normal fins a 0, 65x (de 80 nm a 52 nm) i la combinació fa que el xip complet s’apropi a un 50 per cent més petit (totes les altres coses són iguals). Va assenyalar que aquesta varia en diferents parts del xip, amb la escala del SRAM en 0, 54 x, però les interconnexions i els gràfics mostren un escalat més gran.

Perquè això funcioni, Intel va crear transistors d’aletes menys, més ajustades i més llargues per crear els transistors. Dit d'una altra manera, no només les aletes es van aproximar, sinó que són més llargues.

Altres canvis d'aquesta versió inclouen el primer ús d'Intel de buits d'aire "intencionats" entre components, permetent un millor rendiment d'interconnexió.

Comparant un xip de Broadwell a 14 nm amb una versió Haswell de 22 mn, Holt va dir que el nou xip té un 35 per cent més de transistors –1.3 bilions–, però és un 37 per cent més petit, de manera que mostra un augment de 2, 2x de la densitat de transistors amb els transistors addicionals cap a coses com millorar. rendiment gràfic.

En conjunt, va dir que cal "augmentar efectivament" per reduir costos, una zona on Holt va dir que creia que Intel estava per davant de competidors com Samsung i Taiwan Semiconductor Manufacturing Corp. (TSMC). Va dir que el cost per transistor continua baixant i fins i tot està lleugerament per sota de la línia de tendència històrica a 14nm, i va preveure que continuaria per sota de la línia a 10nm i a 7nm. I, va dir, els nous nodes proporcionarien no només costos, sinó també millores de rendiment. Almenys a través de 7nm, va dir, "podem continuar complint les promeses de la Llei de Moore".

En una altra presentació, la directora financera Stacy Smith va explicar l’elevat cost d’arribar a cada nou node, mostrant la despesa de capital relativa necessària per produir cada node. Va dir que cada cop era més intens i amb més capital.

Va assenyalar que hi ha hagut una "pujada" dels costos a partir de 22nm, a causa de la necessitat de multi-patró (la necessitat d'utilitzar la litografia diverses vegades en determinades capes de la matriu), però va dir que el nombre d'inici de les obleres ha disminuït. des del node de 32 nm, ja que la mida mitjana ponderada de la matriu és ara més petita. Tot i això, en general, el node 14nm és un 30% més intensiu en capital que la generació anterior, però el xip bàsic és un 37 per cent més petit.

En total, Intel gastarà uns 11.000 milions de dòlars en despeses de capital el 2014 amb previst gastar uns 10.500 milions de dòlars el 2015. Prop de 7.3 bilions de dòlars de la despesa del 2014 es destinen a la capacitat de fabricació de construcció, la resta es destinarà a recerca i desenvolupament per a futurs nodes i per a desenvolupament d’hòsties de 450mm i despeses corporatives típiques com edificis d’oficines i ordinadors.

Les despeses són, segons va dir, que, en part, ara només hi ha quatre empreses al món que creen la fabricació lògica d’avantguarda: Intel, Global Foundries, Samsung i TSMC.

En les preguntes posteriors a les seves presentacions, els executius d'Intel van tenir cura de no donar massa informació. Preguntat sobre els costos i la possibilitat de canviar a la litografia de la UEV, Holt va dir que el gràfic de costos era "intencionadament ambigu" perquè no saben fins a quin punt es trobaran els costos històrics per cada línia de transistor els propers nodes. Va dir que creia que poden arribar per sota de la línia sense la VEU, "però no vull".

Krzanich va dir que la companyia creu que va assenyalar massa les seves intencions a la indústria sobre els seus plans de 14 milions, de manera que "serem una mica més prudents en publicar informació" sobre els nous nodes de fabricació. No es comprometria amb la cadència familiar Tick / Tock de la companyia de llançar un nou node de procés un any i una nova arquitectura l'any següent, tot i que Smith va dir que la companyia espera estar en una "cadència força normal" i que "parlarà sobre 10" nm en els propers 12 o 18 mesos, quan convingui."

3D NAND i el SSDs de 10TB

En una altra àrea tecnològica, Rob Crooke, director general del Grup de solucions de memòria no volàtils d'Intel (anterior), va discutir la nova tecnologia 3D en l'elaboració de xips flash NAND utilitzats en SSDs i dispositius similars. Va suggerir que els dispositius d'estat sòlid "només estan al començament de la corba d'adopció" i va dir que les dades volen estar més a prop de la CPU amb només una economia que els mantingui a part.

Va assenyalar que Intel va fabricar el seu primer disc SSD -un model de 12 megabytes- el 1992 i va dir que la tecnologia actual és avui 200.000 vegades més densa. La tecnologia actual d'Intel, desenvolupada en una empresa conjunta amb Micron, va crear un xip de memòria NAND de 256 gigabit amb tecnologia 3D. En aquesta tecnologia, la memòria es conserva en cubs de transistors en lloc del tradicional disseny "tauler de quadres" i inclou 32 capes de materials amb uns 4.000 milions de forats per emmagatzemar els bits. Com a resultat, va dir, podríeu crear 1 terabyte d'emmagatzematge en uns 2mm i més de 10TB en un factor de forma SSD tradicional.

A més de la petita mida, Crooke va dir que els SSD ofereixen millores de rendiment enormes, dient que 4 polzades d'emmagatzematge NAND podrien aportar 11 milions de IOPS (operacions d'entrada / sortida per segon), que altrament requeririen 500 peus d'emmagatzematge del disc dur dur tradicional. (Va assenyalar que, mentre que els discos durs continuen sent més densos, realment no han guanyat en velocitat.)