Fent xips més enllà dels 14nm

Una de les novetats de la Conferència Internacional de Circuits dels Estats Solidaris (ISSCC) d'aquesta setmana va ser una discussió sobre com la indústria crearà processadors a 10 milions i fins a sota i si això ho farà.

Mark Bohr, membre superior d’Intel, va pronunciar una xerrada altament coberta en un plafó on va reiterar la creença d’Intel que la llei de Moore - el concepte que la densitat de xip es pot duplicar en cada generació següent - continua. Com Intel va dir abans, Bohr va dir que creu que pot fabricar xips a 10nm i fins a 7nm utilitzant les eines de litografia existents, tot i que certament voldria tenir eines de litografia ultraviolades extremes (EUV) llestes per anar a 7nm.

El seu punt important era que continuar escalant sempre ha requerit noves novetats en processos i disseny (com ara la introducció de connexions de coure, silici tensat, porta alta de metall / K i tecnologia FinFET), i que caldrà continuar amb la innovació per continuar escala a 10 i 7 nm i per sota. Però no va donar cap detall sobre els canvis del procés, els materials o les estructures que Intel farà servir als nous nodes.

Al contrari d’alguns informes publicats, Bohr no va confirmar en realitat que Intel enviarà parts de 10 milions a l’any 2016. (Tenint en compte que Intel va enviar els seus primers xips de 14nm a finals del 2014, l’enviament de 10 milions d’anys el proper any coincidiria amb la cadència típica de dos anys del procés. nodes; quan vaig preguntar al CEO d’Intel, Brian Krzanich, si continuaria la cadència de dos anys, va dir que Intel creia que podia.) El procés d’Intel de 14 nm va baixar més lentament del que s’esperava i, mentre que Bohr va dir que la seva línia pilot de 10nm mostra una millora del 50 per cent en el rendiment en comparació amb el que 14nm estava en el mateix punt del seu progrés, l'empresa no vol comprometre's fermament.

Bohr tenia clar que esperava que no només continués l'escalat de xip, sinó que, mentre que el cost de fer cada oblea continuarà augmentant, la densitat creixent de transistors serà suficient perquè la despesa de fabricació d'Intel per transistor continuï disminuint prou per aconseguir-la val la pena seguir escalant. Ho ha dit abans, però contrasta amb algunes altres empreses que han estat més escèptiques.

Va assenyalar que la història del disseny de xips inclou cada vegada més integració, amb els actuals dissenys System-on-Chip (SoC) que integren coses com ara diferents nivells de potència, components analògics i sistemes d’entrada i sortida d’alta tensió. El futur pot prestar-se a xips 2.5D (on els matrius separats es connecten a través d’un bus intern del paquet) o fins i tot a xips 3D (on vias de silici a través o TSVs connecten múltiples matrius de xip.) Va dir que aquests sistemes seran bons per al sistema. integració, però pobre de baix cost.

Bohr va dir que els xips 3D amb TSVs no funcionen realment per a CPU d’alt rendiment perquè no es pot obtenir la densitat de TSV suficient ni tractar els problemes tèrmics, i que fins i tot en SoCs mòbils, on és tècnicament més factible, no ho és. realment s'ha fet servir encara perquè aporta massa costos.

Altres venedors tenien perspectives diferents, com és de suposar.

Kinam Kim, president de Samsung Electronics, va assenyalar que la densitat -el nombre de transistors per zona de xip- ha continuat augmentant.

Però també va assenyalar que estem aproximant-nos a un límit teòric a 1, 5nm, i que, amb la VEU combinada amb la impressió de quadruples patrons, en teoria es pot arribar a 3, 25nm. Però esperava que per arribar-hi, la indústria necessitarà noves eines, estructures i materials.

Per exemple, va suggerir que Samsung podria traslladar la seva producció lògica des de FinFETs (que Intel va començar a produir fa uns anys i Samsung només va començar a enviar) a contactes a tot arreu i Nanowire al voltant de 7nm, seguits dels FET del túnel. En aquest moment, l'empresa també està estudiant nous materials. Va assenyalar que la tecnologia DRAM i NAND ja inclou moltes funcions noves, inclosa la fabricació en 3D.

Tot i que la TSMC de fosa líder no va donar cap presentació tecnològica específica, també està treballant en nous materials i estructures ja que permet desenvolupar la seva fabricació de 16 milions d’anys aquest any i els futurs nodes.

M'interessava especialment una visió una mica diferent de cap a on es dirigia la indústria per part de Sehat Sutardja, conseller delegat del grup Marvell Technology.

Es queixava que el cost de crear una "màscara" (la plantilla per crear un xip) era més que duplicar cada generació, i que, a les taxes actuals, podria arribar a superar fins a 10 milions de dòlars el 2018. Com a conseqüència d'aquests costos de màscara i R + D, va dir, fer un SoC a l'actual tecnologia FinFET només té sentit si el volum de vida total del xip serà molt gran, 25 milions d'unitats o més. Però el mercat està tan fragmentat, que és difícil per a la majoria de les empreses tenir un volum prou gran.

Sutardja va dir que els SoCs mòbils actuals tenen "massa integració per al nostre bé", i va destacar quantes de les funcions que s'integren en un xip mòbil (com el Southbridge per a connexions d'E / S, opcions de connectivitat per a Wi-Fi i Bluetooth, i el mòdem) encara no estan integrats en els processadors d’escriptori i portàtils.

En canvi, va proposar que la indústria passés al que va anomenar MoChi (per a Modular Chip), que implicarà un concepte similar al Lego de connectar components individuals en un "SoC virtual". Això, va dir, permetrà una separació de la funció de càlcul i la de no computa, amb les funcions CPU i GPU produïdes en els nodes més avançats i altres funcions en nodes diferents menys costosos. Aquests components es connectaran mitjançant una interconnexió que serà una extensió del bus AXI. És una idea interessant, sobretot per als venedors més petits, tot i que moltes empreses probablement hauran de pujar a bord perquè això sigui un estàndard viable.

Arribar a fitxes més noves i millors mai ha estat fàcil, però ara sembla més difícil del que ha estat, i per descomptat més car. El resultat podria ser menys competidors i més temps entre nodes, però sembla que la reducció de xip continuarà.