Vídeo: 2 razones para NO pasarse a TUENTI! (Setembre 2024)
A la conferència Hot Chips d'aquesta setmana, els anuncis més interessants van ser sobre processadors de gamma alta. Estan dissenyats per a sistemes grans basats en Unix, però mostren la quantitat de potència que pot oferir els xips d'alta gamma actuals. No són els tipus de sistemes que la majoria de nosaltres utilitzem en els nostres racks de servidors corporatius o que veieu en centres de dades a gran escala, sinó que són els que utilitzen aplicacions crítiques a les missions de les grans empreses, o potser a les empreses altes. situacions informàtiques de rendiment.
Hot Chips cada any és el lloc on aquestes fitxes ofereixen presentacions detallades. L’any passat vam veure l’IBM Power 7+ i el zNext, el SPARC64 X de Fujitsu i el SPARC T5 d’Oracle, i aquest any vam conèixer més detalls sobre la sèrie z, la SPARC M6 d’Oracle, així com els successors de la sèrie IBM Power i Fujitsu SPARC X.
El més fascinant va ser Power8 d’IBM, que tindrà 12 nuclis, cadascun capaç d’executar fins a vuit fils, amb 512KB de memòria cau SRAM Nivell 2 per nucli (6MB total L2) i 96MB de DRAM incrustat compartit com a nivell 3 de memòria cau. En part, el que fa que el sistema sigui tan inusual és un nou xip tampó de memòria anomenat Centaur, que conté 16 MB de DRAM integrat en una memòria cau L4 i un controlador de memòria. Cada xip Power8 es pot connectar a vuit d'aquests (per un total de 96 MB integrats fora de xip DRAM L4 integrats). Tingueu en compte que cada Centaur també disposa de quatre ports DDR d'alta velocitat per a una capacitat de memòria total d'1 TB per presa.
Power8 serà un gran xip a 650mm 2 xip, produït en el procés SOI de 22nm d'IBM. (Això per si és notable, ja que IBM pot ser l’única empresa que comercialitza aquest procés.) En comparació amb la generació anterior Power 7+, que es va fabricar en un procés SOI de 32 nm, Power8 hauria de tenir més del doble de banda de memòria a 230 GBps. IBM diu que cada nucli hauria de tenir 1, 6 vegades el rendiment de Power7 en aplicacions d’un sol fil i dues vegades el rendiment SMT (simètric multi-threaded).
IBM s’ha passat d’una interfície propietària a la compatibilitat amb PCIe Gen 3 amb la seva pròpia interfície de processador Coherence Attach Processor (CAPI), permetent que acceleradors com FPGA (matrius de porta completament programables, utilitzats per accelerar aplicacions específiques) tinguin una coherència completa de caché de maquinari. I ha dit que llicenciarà els nuclis com a part del recent anunciat Open Power Consortium.
La companyia va dir que els seus clients tradicionals de Power Systems han estat bancs, clients financers i grans distribuïdors, però va parlar de treballar per ampliar els usos per incloure grans dades i analítica. IBM encara no ha anunciat la disponibilitat del producte, però en la xerrada va dir que té "un laboratori ple de sistemes".
IBM també va donar més detalls sobre el seu subsistema de processador zEC12, que es va previsualitzar l'any passat com "zNext". L’arquitectura del sistema, que està dissenyada per a l’ús en els fotogrames principals de la sèrie z, inclou fins a sis xips de processador central (CP), connectats a un controlador de sistema (SC), tots combinats en un mòdul de diversos xips per crear un node per a la sistema. (Cada sistema pot tenir diversos nodes.) Cada CP té sis nuclis de 5, 5 GHz, cadascun amb la seva memòria cau L1 i L2 i 48 MB de memòria cau eDRAM L3 compartida per un total de 2, 75 mil milions de transistors en una matriu que mesura 598 mm 2, produïda en SOI de 32nm. La SC té 192Mb de L4 eDRAM compartida, més les interfícies del sis CP, i utilitza 3, 3 mil milions de transistors en una matriu que mesura 526mm 2, també produïda en SOn de 32nm.
La companyia va dir que aquest xip està optimitzat per a entorns altament virtualitzats, grans càrregues de treball d’una sola imatge i gran intercanvi de dades entre processadors. IBM va assenyalar que els fotogrames principals són el cor de la majoria de caixers automàtics, targetes de crèdit i grans sistemes de botiga de queviures.
Per als sistemes Unix, Power sol enfrontar-se a l'Itàlia d'Intel, que no es va representar al saló d'aquest any, i en contra dels dissenys basats en SPARC d'Oracle (basats en l'adquisició de Sun) i Fujitsu.
Oracle va previsualitzar el seu SPARC M6, que utilitza el mateix nucli S3 que l’anterior M5, que era un disseny de sis nuclis / 48 fils amb fins a 32 endolls, però que hauria d’escalar fins a dissenys més grans. El M6 tindrà 12 nuclis / 96 fils amb 48MB de memòria cau L3 i està dissenyat per escalar fins a 96 endolls, utilitzant un xip anomenat Bixby, que actua com a xip pont per a permetre millor la coherència de la memòria entre diverses preses. (Per a una escala "sense glu", pot escalar fins a vuit endolls sense un vaixell especial.) Per exemple, un sistema M5-32 actual inclou 32 processadors SPARC M5 i 12 xips Bixby. El M6, que té 4.27 mil milions de transistors, també es fabricarà amb un procés CMOS de 28nm relativament estàndard.
Oracle va dir que el M6 estava ajustat al programari d'Oracle, incloent-hi el seu programari bàsic i la pila de bases de dades, així com bases de dades i aplicacions a la memòria.
Fujitsu va mostrar el seu SPARC64X +, el seu successor del SPARC64 X. Una vegada més, tampoc sembla que això sigui un canvi enorme; igual que el seu predecessor, té 16 nuclis amb dos fils cadascun, i 24MB de memòria cau de nivell 2 compartits, i té uns tres mil milions de transistors en una matriu que mesura uns 600mm 2. Però ofereix un rendiment més alt, fins a 3, 5 GHz, i un rendiment de pic molt més alt, amb Fujitsu que reclama 448 gigaflops i 102 GBps de velocitat de memòria. Escala fins a 64 endolls, utilitzant blocs de construcció de quatre CPU i dos xips transversals (que anomena XBs). Cada soca pot suportar fins a 1 TB de DRAM. Un canvi important és que les interconnexions entre els xips ara són molt més ràpides.
Fujitsu també va assenyalar el que va descriure com a motors de "programari en xip" dissenyats per accelerar aplicacions específiques, com ara encriptació, biblioteques de nombres decimals i processament de bases de dades.
Tant Fujitsu com Sun van parlar sobre els anys d'experiència que han tingut en el disseny de xips SPARC i es van comprometre a millorar les pròximes millores.
Tots aquests processadors estan dirigits a fragments relativament petites del mercat de servidors. Però penseu en la tecnologia subjacent: suport per a 64 o 96 socs, amb un terabyte de memòria per soca, amb coses com el DRAM integrat, interconnexions més ràpides i una millor coherència. És tot increïble i increïblement potent.
